ASML的困境：High NA太难了

来源：内容由半导体行业观察（ID：icbank）编译自semianalysis，谢谢。

近年来，光刻技术的“下一件大事”是高数值孔径极紫外（IE high-NA EUV），这是 ASML 光刻工具技术开发的下一个革命性步骤。High-NA 的宣传目标是降低工艺复杂性并能够扩展到 2nm 以上。在ASML看来，这将降低复杂性可以降低成本。

我们的光刻模型表明，尽管降低了复杂性，高数值孔径 EUV 单图案化成本明显高于使用现有低数值孔径机器进行双图案化，这适用于包括 1.4nm/14A在内的，即将推出的技术节点。此外，多图案低 NA EUV 能够比High NA实现更精细的间距特征。

ASML 有许多崇高的目标，例如到 2025 年达到600 个 DUV 和 90 个 EUV 工具的年出货量，但在我们看来，他们最崇高的目标——到 2028 年每年出货 20 个高数值孔径 EUV 工具的计划——很难实现。高数值孔径光刻引入了许多需要解决和产业化的新技术挑战，但最困难的挑战是经济挑战。在我们详细介绍下面的成本和其他关键问题之前，我们先简单提一下 EUV 和 DRAM 中发生的类似情况。

在过去二十年的大部分时间里，三星在 DRAM 技术方面一直处于领先地位，与美光和 SK 海力士等竞争对手相比，他么在密度、性能和成本扩展方面具有明显优势。随着 D1Z 一代 DRAM 的出现，这一切都发生了变化，因为三星采用 EUV 的速度太快（以及其他问题）并遭受了损失。由于各种成本和产量问题，他们无法有效地提升基于 EUV 的新型 DRAM 工艺技术。由于三星的失误，SK 海力士，尤其是美光能够在密度和成本结构方面领先。时至今日，尽管三星已全面采用 EUV，但在密度和性能竞赛中仍然落后。美光尽管使用 DUV，但仍以相当大的优势拥有世界上最密集的 DRAM。

但我们要明确一点High NA面临的经济挑战比低 NA 面临的经济挑战要严峻得多，尽管技术挑战可能较小。

高数值孔径开发受到影响

我们无需重新讨论 EUV 光刻的详细信息，但让我们回顾一下导致今天存在的高NA的决策的简短历史。

为了继续缩小逻辑和内存节点，光刻工具（扫描仪）必须能够打印更小的特征。在高数值孔径开发之初，芯片制造商和 ASML 面临着如何实现这一目标的艰难架构决策。从根本上来说，扫描仪设计中有 2 个主要旋钮可对较小的特征进行成像：1) 减少光源的波长 2) 增加镜头的尺寸（或更准确地说，镜头的数值孔径或 NA）。这一选择被表述为第一瑞利准则。这个规则是如此普遍，以至于 ASML 甚至在 T 恤上印有它。

由于众多有效的技术原因，业界选择追求更大的投影镜头。不幸的是，镜头尺寸不能做得更大而不引起其他问题，这主要是由于 EUV 光掩模技术的限制，因为它与主光线角度有关。这迫使高数值孔径架构进一步妥协。

ASML 和合作伙伴面临着一系列糟糕的选择：

增加光掩模的尺寸，其中包含要印刷在晶圆上的图案
减小成像视野的大小

第一种选择不仅是巨大的技术挑战，而且还会产生许多连锁反应，因为当前的掩模基础设施是围绕标准 6 英寸方形掩模版基础设施设计的。即使在当前尺寸下，生产无缺陷掩模坯料也是低数值孔径开发的一个障碍，并且面积扩大到 2 倍或 4 倍并不容易。

光化掩模检测工具使用低功率 EUV 光源来检查 EUV 掩模，最近才面世，并且是围绕 6 英寸标准设计的。EUV 掩模和基础设施已经比 DUV 同类产品昂贵数倍，而且面积规模迅速扩大的成本也高出数倍。

选项 2 似乎是两害相权取其轻。虽然它也带来了严峻的技术挑战，但它不需要对扫描仪之外的光刻生态系统进行重大改变。芯片制造商全力支持第二种选择，ASML 开始了开发工作，不久后第一台High NA机器 EXE:5000 的发货将达到顶峰。

这些架构决策有一些关键影响：与现有的低数值孔径工具相比，半场拼接、焦深和光致抗蚀剂的技术挑战以及成本挑战。我们将依次探讨其中的每一个。

半场挑战

（Half-Field Challenges）

光刻扫描仪通过曝光狭缝对晶圆进行曝光。晶圆在狭缝下方移动或扫描，以便将光掩模上的图案曝光到晶圆上。一旦整个掩模图案曝光，扫描仪就会走到晶圆的新区域并重复扫描。曝光场是掩模一次完全曝光所覆盖的区域。

您可以在下面的 ASML gif 中看到这种步进扫描运动。请记住，移动速度足够快，每小时可以覆盖数百个晶圆，并且图案放置精度低至纳米级、接近原子级——它的工作原理令人难以置信。

高数值孔径扫描仪的曝光场尺寸仅为低数值孔径 EUV 和传统 DUV 工具的一半。这是“两害相权取其轻”的权衡，允许增加镜头尺寸，同时保持行业标准光掩模尺寸。

这种权衡中的“弊端”之一是必须在同一晶圆上混合半场和全场曝光。高数值孔径将仅用于少数最关键的层，即具有要打印的最小特征的层。其他人将使用具有宽松成像功能的更便宜的工具。这意味着掩模布局和芯片尺寸必须在考虑半场和全场成像的情况下进行规划。鉴于即使没有增加半场的复杂性，优化不佳的掩模布局也可能导致一个结果——尽管芯片尺寸较小，但成本却很高，这肯定会成为用于未来芯片设计的一个问题。

这里还有很多问题，芯片设计者应该敏锐地意识到。回到主要主题，成本和功能保真度。

剂量与吞吐量

（Dose vs. Throughput）

为了了解高数值孔径架构的成本影响，我们需要了解扫描仪曝光剂量及其对吞吐量的影响的概念。光刻成本主要由光刻工具（扫描仪）成本决定。最新的低数值孔径 NXE:3800E 工具现在每个成本超过 2 亿美元，因此，每生产一个晶圆的扫描仪成本主要取决于扫描仪的吞吐量。

剂量是到达晶圆的能量的度量。这种能量在光刻胶中产生化学反应，将其从不溶性变为可溶性，反之亦然。对较小的特征进行图案化通常需要较高的剂量，以避免各种错误。至关重要的是，为了降低 CD，剂量需求呈指数增加。

为什么这很重要？因为剂量影响吞吐量，从而影响成本。更高的剂量需要更强大的光源和减慢扫描仪速度。

ASML 一直在可靠地增加每个新 EUV 型号的光源功率，但不足以跟上指数级增长的剂量要求。这意味着扫描仪必须放慢速度，以便每个曝光场至少接收到最小剂量。

简而言之：由于剂量要求急剧上升，光刻成本随着关键尺寸的减小而急剧增加。更高的剂量意味着您需要购买更多的工具来生产相同数量的晶圆。

低数值孔径双重图案化

Low-NA Double Patterning

事实证明，有一种现成的高数值孔径替代方案：低数值孔径双图案化。一些领先节点的芯片制造商已经在使用它，它需要使用低数值孔径的 EUV 工具进行 2 次曝光来打印单层。每次曝光的 CD 要求大约是最终特征尺寸的两倍。这具有需要低得多的剂量的极其理想的效果，因为您正在沿着指数剂量与 CD 曲线进一步向下操作。

在这些较低的剂量下，扫描仪可以充分发挥其潜力；吞吐量将受到晶圆和掩模台速度的限制，而不是剂量的限制。

成本比较

Cost Comparison

低数值孔径双图案化的吞吐量优势非常强大，尽管需要两倍的晶圆通过扫描仪，但光刻成本却低于高数值孔径单次曝光。我们的模型表明，从当前领先的 3nm 工艺节点到可能在 2030 年推出的 1nm 等效工艺节点，这一点都是正确的。

成本标准化为低数值孔径 3nm，利用 ASML 年内最佳可用的低数值孔径和高数值孔径光刻工具，并提供源和阶段改进路线图。

对于所有这些节点，即使 ASML 及时实现了 1nm 节点 1 kW 源功率的既定目标，High NA吞吐量也是有限的。这背后的简单原因是我们在上一节中详细介绍的剂量需求的快速增加。进一步沿指数剂量与 CD 曲线运行的影响对吞吐量造成如此大的损害，以至于尽管 CD 缩小，但低 NA 双图案化的成本优势在 2nm 和 1.4 nm 节点之间增加。

而且，具有讽刺意味的是，为High NA开发的更快阶段将向后移植到未来的低 NA 模型，从而提高其吞吐量并进一步提高其相对于High NA的成本优势，因为低剂量的低 NA 工具受到更多阶段的限制。

如果源功率不能增加到 1kW，还值得考虑其影响。较高的光源功率会加速投影光学器件和光掩模的磨损，因为反射涂层会受到热负荷增加等有害影响。目前 600W 的更高功率可能会将光学器件磨损增加到不可接受的水平 - 这些是扫描仪中最昂贵的组件，如果在较短的使用寿命后更换，则会产生高昂的成本。

如果我们假设未来无法增加源功率，则不会改变高数值孔径变得更具成本效益的拐点，但这确实意味着光刻成本总体将显着增加，与现有节点相比，未来节点的光刻成本将增加高达 20%。当前 3nm 基线。

目前这只是一个假设，因为到目前为止，每款新的 EUV 扫描仪型号的光源功率都在不断增加，尽管速度没有主要晶圆厂所希望的那么快。

事实证明，ASML 的公开材料支持了我们的成本结论。传统上，与现有工具相比，新一代扫描仪的销售价格较高，但每片晶圆的成本较低。这对于芯片制造商来说很有意义，因为如果扫描仪满足成像性能要求，他们主要是针对每个晶圆的成本进行优化。ASML 也很高兴，因为他们正在销售更昂贵的扫描仪。

就在 2020 年，这还是高数值孔径的假设；据说与低数值孔径的双图案相比，它具有成本优势。

但从 2021 年开始，选择的指标将从每片晶圆的成本变为工艺复杂性。虽然降低复杂性固然很好，但它并不是晶圆厂设备决策的主要驱动因素。运行 1000 多个步骤的晶圆制造工艺的芯片制造商已经习惯了复杂性。他们根据成本和预计产量来规划晶圆厂和购买设备，其中低数值孔径似乎表现更好。

在 1nm 和 7A 节点，现在在 2030 年以上的时间范围内，成本差距最终缩小。推动这一趋势的是从几何缩放到堆叠的范式变化——不是水平缩小功能，而是通过垂直堆叠功能来实现芯片性能功耗和面积的改进。这意味着 CD 要求保持不变，因此光刻胶和源功率的不断进步使高数值孔径更接近奇偶校验。

我们看到从 2d 缩放到 3d 缩放的变化以及由此导致的 CD 收缩减慢，这是High NA插入的自然位置。这极大地改变了先进逻辑制造的光刻强度。

原文链接

https://www.semianalysis.com/p/asml-dilemma-high-na-euv-is-worse

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3612期内容，欢迎关注。