3D封装，成本最优的选择？

来源：内容由半导体行业观察（ID：icbank）编译自semiengineering，谢谢。

当 2.5D 和 3D 封装最初被构想出来时，普遍的共识是只有最大的半导体公司才能负担得起，但开发成本很快就得到了控制。在某些情况下，这些先进的封装实际上可能是成本最低的选择。

对于堆叠芯片，每个芯片都被视为一个完整的功能块或子系统。将来，这将包括小芯片。当今最著名的示例是高带宽存储器 (HBM)，但还有许多其他示例，其中系统公司将系统分解为多个芯片。在本文中，我们讨论的堆叠芯片可能是存储器上的逻辑或逻辑上的逻辑，但不包括使用垂直堆叠晶体管构建的设计，或单个功能折叠在多个芯片上的设计。

3D-IC的早期采用很大程度上是基于必要性。“单个整体芯片已经达到了其掩模版极限，” Siemens Digital Industries Software的 Tessent 产品经理 Vidya Neerkundar 说道。“如果有人可以将所有功能集成到一个芯片中，他们仍然会尝试实现这一目标。但技术的发展以及您需要适应的所有功能意味着这变得越来越困难。自然级数是 2.5D 和 3D。

过去十年来，业界一直在使用多芯片模块(MCM)，他们使用基板连接从一个芯片转移到另一个芯片。如果您有少量信号需要在芯片之间传输，那么这很好。但是，当您需要与一堆其他芯片进行通信时，就需要中介层而不仅仅是基板。他们可以将芯片分成更小的部分，并且可以通过中介层进行通信。中介层可以是有机的，也可以是硅的，这仅取决于芯片设计的应用。”

事实证明，这对许多公司有利。“AMD 就是一个很好的例子，” Ansys产品营销总监 Marc Swinnen 说道。“他们从设计的芯片化中获得的主要好处之一是灵活性。你曾经设计过16核芯片，后来又设计了64核芯片。它们是来自不同团队的单独设计。现在他们只是将 CPU 核心设计为小芯片，然后将 16 或 32 个它们放在中介层上。只是中介层发生了变化，但小芯片保持不变。这为他们提供了很大的灵活性，可以开发出所有使用相同基本构建模块的衍生产品，因此灵活性才是他们真正看重的。”

随着时间的推移，这也可以节省成本。“假设您有一个不需要重新定位到 5nm 的模块，或者无法从中受益的内存，”西门子 EDA 营销和业务开发高级总监 Isadore Katz 表示。“它已经完成了 7 纳米所需的一切，所以就留在那里吧。在许多情况下，您可以保留中介层原样，只需重新连接新的东西即可。这将降低引入更好的节点或流程的成本。当您在特定工艺节点迭代一系列零件时，它还应该为您带来一定程度的免疫力。”

其中一些成本节约不太明显。“您还必须根据上市速度来衡量成本，”西门子的 Neerkundar 说。“如果你在游戏中起步较晚，那么你就失去了先于其他人将你的产品推向市场的优势。”

正确评估总成本可能很困难。“尽管还有更多工作要做，但仍具有成本优势，”Synopsys EDA 集团产品管理总监 Kenneth Larsen表示。“业界一直致力于通过片上通信将尽可能多的东西放入单个芯片中，从而使距离非常短。但当分解时，我们实际上走的是另一条路。我们正在芯片外进行通信。您必须确保不会失去过去在性能方面所获得的优势。”

额外成本

公司第一次尝试 3D 设计时，会产生一些额外成本和组织挑战。“虽然在班加罗尔的某个地方有一个封装团队，在海法有一个设计团队，在奥斯汀有一个顶级架构团队，但现在这些人必须聚集在一起进行 3D-IC 组装，”Ansys 的 Swinnen 说。“您需要将专业知识整合到同一个团队中。热力就是一个很好的例子。过去，你在某个地方的封装组里有一个关注热的工程师。现在，每个设计小组都需要有一个热人员，否则他们必须在这些小组之间进行复用。组织进行了调整，这可能会增加成本。”

还需要新的工具和技能。“您需要一个机械工具来分析 3D 堆栈中的剪切应力，”Swinnen 说。“你需要一个热工具。您需要一个 3D 电磁工具来分析中介层上的长走线。这些都会增加成本，即使对于数字化人员来说也是如此。芯片设计中一直存在 EM，但它是为 RF 人员设计的，而不是为普通芯片设计人员设计的。总是有热量，但包装团队的人负责检查以确保一切正常。现在所有这些工具都已成为主流流程的一部分。”

中介层需要芯片和 PCB 类型技能。“必须有人设计中介层，”他说。“它看起来像一个巨大的芯片，但它的速度非常高，芯片的传输距离很长，至少有几毫米。这变成了一个 EM 问题。即使您不是射频设计师，也必须像具有完全电磁耦合的高速电路一样分析高速信号。有些人尝试从 PCB 方面着手，但他们没有能力处理中介层上的数万根电线。”

此外，还有一些新条件您必须注意。“如果您着眼长远，可能会重复使用小芯片，则必须考虑不同的边界条件，”Synopsys 的 Larsen 说道。“也许你在芯片顶部放置了一些东西，或者你可能在坚硬的中介层上放置了一些非常靠近芯片本身的东西。也许它是硅，会产生应力——不仅是热引起的应力，还有在制造和使用产品时产生的机械应力。有很多新领域和有趣的问题。对于热能，您不必是火箭科学家也会想到，如果您有一些很热的东西，并且将它贴在其他很热的东西旁边，则需要对其进行管理，以确保它在产品的使用寿命内发挥作用”。

但这也不全是坏消息。“由于分而治之，测试成本将会降低，”西门子的 Neerkundar 说。“现在您不再是使用单个大的整体芯片，而是将其分解成更小的碎片，形成小芯片或芯片。您可以并行执行以前无法执行的操作。并行性将缩短您的上市时间，提高结果质量，因此您可以专注于如何通过并行工作来更有效地改进这一点。随着时间的推移，随着标准的发挥作用，这会变得更好。IEEE 1838 等标准描述了如何在堆栈之间进行通信，它们还包括一个灵活的并行端口，您可以通过它与它们进行通信。它是你在 2D 中按层次结构所做的事情的延伸。”

以不同的方式思考

采用的某些方面需要改变思维过程或方法。商业小芯片将作为黑盒出售，但如果它们是从不同的供应商购买或在不同的代工厂生产的，这些小芯片的特性可能会有所不同。此外，商业小芯片预计可在各种应用和用例中工作，收集和分析所有相关数据需要时间。

尤其是架构，必须考虑基本水平的不确定性。Arteris解决方案和业务开发副总裁 Frank Schirrmeister 表示：“如果行业采用跨小芯片分层设计的超级 NoC，则尤其如此，这意味着自上而下的设计。” “这一步骤类似于共同设计需要协同工作的各种小芯片，主要用于高度复杂的基于小芯片的结构，较少用于第三方小芯片市场的生态系统。从自上而下的角度来看，chiplet 生态系统的参与者需要对未来进行规划，就像今天的 IP 参与者一样，以了解 Chiplet 设计的最终应用程序所规定的要求。”

当您不完全了解边界条件时，您可能必须进行过度设计才能使其可重用。“对于那些正在构建小芯片并在自己的公司内重复使用它们而不是向外部出售小芯片 IP 的大公司来说，这可能更容易管理，”Larsen说。“但如果你想象在未来你可以购买裸芯片，将超细间距作为小芯片集成到你的系统中，那么事情就必须以不同的方式设计，就像 IP 设计一样。”

这也对验证有直接影响。“使用更小的芯片，验证变得更具成本效益，”Arteris 的 Schirrmeister 说道。“但是当将小芯片组合在一起时，它确实会有更多变化。全芯片仿真变成了一种不同的动物，您必须正确进行分层拆分以支持子系统验证和分层开发。如果所有分析都是正确的，那么与小芯片获得的价值相比，成本应该更有效，因为在这些较小的实体中，验证工作和实施工作受到更多限制。”

接口也成为一个重要的讨论。“你们是否有某种用于垂直通信的协议，例如 Bunch of Wires (BoW)？” Larsen问道。“你的选择取决于设计，并涉及如何处理时序等问题。一些公司宁愿没有太多的 PHY 和协议开销，因为如果您使用混合绑定，它实际上是一个缓冲区。如果您有数万或数十万个连接，我不确定您是否需要这些信号的协议开销。也许你会有一些计时协议。”

其他人正在研究更重要的协议。“一些公司正在寻求 UCIe 标准，”Neerkundar 说。“还有其他标准正处于工作组阶段，试图决定如何进行测试或维修。业界正试图通过制定标准来减轻系统层面的负担，让每个设计者或团队都能够遵守标准，然后系统层面的组装变得更加方便。”

这些连接组件必须经过验证，并且可能是从 IP 公司购买的。Schirrmeister 表示：“连接需要得到确认，在真正开放的生态系统中，双方的 NoC 协议需要反映相同的功能。” “用户可能会说，‘我需要读取数据分块。’ 我的控制器如何支持它？两个小芯片在 AXI 实现中都具有该功能吗？最终，业界可能会看到 UCIe 插头盛宴，就像 PCIe 那样。他们只会更多地参与其中，因为本身没有插头。在专有环境中，当设计团队拥有连接的两端时，他们可以协商并调整适合其设计的支持。”

今天可能要花更多钱。“好处在于制造方面、良率方面，但设计方面会受到打击，因为它更复杂，”Swinnen 说。“如果你看看当今市场上谁在使用这种技术，谁在制造复杂的 3D-IC，你会发现只有真正的大公司——IBM、AMD 和 NVIDIA。许多主流仍然只是尝试。他们正在做一些基本的 2.5D，但速度很慢，因为他们必须增强他们的工具以及他们在组织中的专业知识。”

自动化会有所帮助。“如果我们想充分利用 3D 系统，我们需要提供自动化，”Larsen 说。“几年来，所有手动完成的封装步骤都将实现自动化。这是相当新的，因为自电子技术诞生以来，这些层并没有享受到太多的自动化。”

结论

对于一些公司来说，由于设计尺寸或可制造性问题，分解已变得必要。但它也可以用于商业优势，快速、廉价地创建多种产品变体。随着时间的推移，不同技术的异构集成将会带来额外的好处。

HBM 已经表明，第三方小芯片存在一个可行的市场，这使得许多问题得以解决并开发出合适的方法。问题是有多少其他函数可以成功效仿这个例子？

虽然如今的开发成本较高，但有大量证据表明这些成本正在迅速下降，而利用小芯片的 3D-IC 很可能最终成为一种成本更低的解决方案。但对于许多人来说，创建单个骰子仍然是他们选择遵循的道路。

原文链接

https://semiengineering.com/3d-ics-may-be-the-least-cost-option/

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3603期内容，欢迎关注。