EUV光刻及先进封装加持下，天空漂浮着一朵电容乌云

中科院专家原创40000字《DRAM芯片风云》专栏

▼ 欢迎扫描名片二维码关注订阅 ▼

作者：二马路的冰

排版：西洲

出品：SOlab

深度好文，2198字=7分钟阅读

文末有芯片交流群，欢迎扫码加入！

DRAM的生产制造

DRAM原理较为简单，其挑战是在不增加功耗的前提下，满足高容量、高性能、大带宽、低延迟的需求。其制造技术也没有动不动就5nm、3nm、 2nm的逻辑芯片那么复杂。与逻辑芯片制程相比，最大的不同是DRAM中电容工艺需要采用高温工序。

DRAM产业毕竟也是属于技术密集型，需要百亿级美元的持续投入，也是非常具有挑战性的。近年来，DRAM技术节点越过了1Xnm（16nm-19nm）阶段、1Ynm（14nm-16nm）阶段，现在进入1Znm（12nm-14nm）阶段，迎来了EUV光刻机时代。

DRAM的技术进展，图片来源：SK-海力士

➢2021年7月，韩国SK海力士公司宣布利用EUV光刻大规模生产LP DDR4（low power DDR4）内存。顾名思义，LP DDR指的是低功耗双倍数据传输率。

➢2021年10月，韩国三星电子公司开始采用EUV光刻大规模生产14nm DDR5内存，用于5G、云计算、大数据以及人工智能等高速应用场景。连DRAM三巨头中最为保守的美光公司也宣布将在中国台湾地区的新厂引进EUV光刻机，并于2024年实现DRAM量产。

三星企业，图片来源：Google

那么，为什么三星电子不采用5nm工艺制造DRAM呢？

答案很简单，EUV光刻机的使用将提高高端DRAM量产的性能、生产效率和良率，并降低成本。

通常认为，随着技术节点的推进，在传统1T1C架构下，单位元件面积不断减小，如何保证电容能够存储足够的电荷、防止相邻存储单元之间的耦合，是DRAM技术面临的两大技术瓶颈。

因此，DRAM的天花板大约是10nm。当然，这个答案也不是那么绝对的，如果有一天，DRAM突然有能力走到10nm以下，也不用那么惊讶。

EUV光刻机工作示意图，图片来源：ASML官网

众所周知，基于多重曝光的方法，193nm步进扫描投影光刻机目前是7nm技术节点以上的逻辑芯片量产的主流光刻手段。比如，14nm技术节点的逻辑芯片量产通常使用水浸没式193nm光刻机，而不是EUV光刻机。但是，多重曝光的水浸没式193nm光刻质量和生产效率毕竟不如单次EUV光刻。

单次EUV光刻(左图) 结果优于多重曝光的水浸没式193nm光刻EUV光刻机（右图），图片来源：TSMC

UV光刻所需的EUV掩模制造成本极高，单块成本可达200万美元以上。单种类型的14nm逻辑芯片需求量通常不大，如果采用EUV光刻机量产14nm技术节点的逻辑芯片，单个芯片所需分担的EUV掩模费用令人难以接受。

DRAM量产可以分担价格极其昂贵的EUV掩模费用，图片来源：蔡司公司

标准型DRAM芯片需求量远远大于单种类型逻辑芯片，采用EUV光刻机量产1Znm（12nm-14nm）DRAM，可以获得更好的光刻图形保真性、更高的生产效率，单个DRAM 所需分担的EUV掩模费用也完全可以接受。也就是说，使用EUV光刻机量产DRAM具有更高的性价比。因此，三星电子和SK海力士目前均已采用EUV光刻机量产高端DRAM。

材料架构技术创新也是先进DRAM技术发展的重要途径。如上所述，DRAM技术发展的物理极限是10nm。其原因是1T1C平面架构中，储存电容缩放所导致的泄漏问题。为此，业界一方面正在探索探索超薄电容介质、柱状电容器等技术方法。另一方面，更为重要的是从传统2D DRAM架构向3D DRAM架构发展的技术路径。

比如高带宽存储器（High Bandwidth Memory，HBM）基于3D堆叠工艺，通过存储芯片堆叠形成立方体结构，缩小空间，降低功耗，提高带宽。适用于AI、云计算、超级计算机等高储存器带宽需求的应用场景。

HBM：从 2D 架构转向 3D 架构演变，图片来源：SK海力士

其基本思路是，既然一个平面内排列更多的1T1C存储单元变得越来越困难，那就加持先进封装技术。比如，利用硅穿孔（Through Silicon Via，TSV）技术将数个DRAM芯片堆叠起来。像建造摩天大楼一样，将存储单元堆叠至逻辑单元上方，即所谓的3D堆叠，从而实现单位面积上更高的存储容量。

借助于先进封装技术的3D堆叠示意图，图片来源：应用材料

至此，在EUV光刻和3D堆叠技术的加持下，传统的基于1T1C架构的DRAM技术发展应该说达到相当完美、相当成熟的程度。

但是，学术界和产业界最近在思考，如何进一步缩短数据从DRAM芯片传递到CPU的时间，即突破所谓的“内存墙”困境。既然造成DRAM 10nm天花板的瓶颈问题是储存电容缩放所导致的泄漏问题，那么，能不能把电容这朵乌云抛掉，实现无电容DRAM存储材料和架构？

拨开电容这朵乌云

有“全球半导体产业背后头脑”之称的比利时微电子研究中心（IMEC）在2020年IEDM会议（国际电子器件会议）上，展示了一种2T0C DRAM架构。该架构仅有2个晶体管，无电容。

无电容的2T0C DRAM架构，图片来源：2020 IEDM会议

在2021年IEDM 上，一款全新的基于铟镓锌氧化物（IGZO，indium-gallium-zinc-oxide）无电容器DRAM架构被提出。基于IGZO材料，华为、佐治亚理工、圣母大学、罗彻斯特理工学院的研究者也提出了新型的无电容DRAM架构。

IGZO是日本东京工业大学前沿研究机构·元素战略研究中心的细野秀雄教授发明的，是一种新型半导体材料。用做高性能薄膜晶体管沟道材料。适用于显示面板产业。从2011年开始，IGZO专利池已对三星电子、日本佳能等10多家企业进行了授权。

IGZO液晶显示屏，图片来源：网络

➢2004年，细野秀雄教授在《自然》杂志上首次报道了柔性透明IGZO薄膜晶体管，应用于显示面板产业。如果将来基于IGZO材料的无电容DRAM架构获得应用的话，真的是当之无愧的“日本百年一遇的发明家”。

➢2008年，他在国际首次发现了在26K温度下具有超导特性的铁基化合物，并于同年被《Science》评选为“世界十大科技进展”之一，掀起了全球高温超导体的第二次研究热潮，包括许多中国学者。比如，中国“40K以上铁基高温超导体的发现及若干基本物理性质研究”项目2013年曾获国家自然科学奖一等奖。