原文：Chip Design
来源：Anysilicon
视频来源：伟利安
翻译：芯光猫
深度好文，2420字=5分钟阅读
半导体芯片设计流程，先来一探究竟！
芯片设计的前世今生
芯片设计是是电子工程的重要组成部分。芯片设计的这个过程涉及到电路设计及其逻辑形态表征的知识。所有芯片都是使用被称为晶体管的基本元件制成的。金属氧化物硅基场效应晶体管 (MOSFET) 是用于制作复杂电路的数字芯片的基本构建模块。
芯片设计的历史与晶体管的发展息息相关。Jack Kilby 在1958年开发了第一块集成电路，它只包含一个晶体管。第一个 IC 的尺寸约为17.76平方毫米。第一个集成电路使用锗作为半导体材料。虽然锗具有很高的电子迁移率，但它仍然几乎从 IC 行业中消失，反而硅仍然是世界上储量最丰富的元素。
最初，芯片用于军事用途，但很快引起了家用和医疗保健行业的关注。1965年，戈登·摩尔提出了一条规则，他说，在给定面积的芯片中，晶体管的数量将每18到24个月翻一番。这条定律直到90年代后期都被完美验证，但随着最近几年晶体管越来越小的发展趋势，这条定律不再有效。一个芯片中晶体管的数量已达到数十亿。


芯片设计趋势
芯片设计的现代趋势以及先进的 EDA 工具使芯片设计比以往任何时候都更具可扩展性和更可靠。在过去十年中，晶体管的物理尺寸已大大减小。这导致了非常大尺寸的芯片设计和低电压芯片的设计，这意味着芯片消耗的功率非常少，甚至只有几微瓦的功率。这使得芯片在芯片尺寸和市场渗透率方面都可以在各种市场和行业中实现高度可扩展性。
芯片设计的另一个重要趋势是使用协同仿真（硬件和软件）设计。这样，整个算法分为两个子模块：（i）需要密集计算的子模块被带到硬件即芯片层面，（ii）依赖数据并参与决策的复杂模块在软件上进行处理。下面的示例是一个很好的示例，展示了如何将设计过程划分为不同的子集。
最后，IP 核对于芯片设计过程非常重要。如果设计人员无论何时必须实施复杂的设计，他都可以使用 IP 内核来节省时间并降低开发风险。
芯片设计流程
芯片设计过程与 FPGA 设计流程非常相似。只有一个区别：芯片是在设计完成后制造的。芯片设计流程如下图所示。
我们在本文中使用数字设计的4×4阵列乘法器设计作为示例来展开说明。
系统规范
芯片设计过程的第一步也是最重要的一步是定义和创建系统规范。该系统的主要目的是获得相乘的2个4比特输入。并且预期的结果应该是大约8比特。
架构设计
下一步是设计系统架构，我们决定将使用哪些模块以及该系统将运行的 hierarchy 层级。
基本逻辑设计
架构设计之后是基本逻辑系统的设计。对于上面引用的示例，逻辑图显示在左侧，而 schematic 设计显示在右侧。该原理图是使用称为 DSCH 的软件工具设计的。
用于制作该乘法器的所有模块（与门、半加器、全加器）均由基本晶体管制成。与门的示例示意图如下所示。我们可以看到在这个简单的图表中使用了6个晶体管，并且还有很多互连。
逻辑验证
当系统的原理图设计完成后，下一步就是验证系统功能。这可以使用同一工具中的模拟功能来完成。这一步很重要，因为它将有助于在初始级别进行验证，如果在系统功能中发现任何问题，可以在开始时将其修改更正。如果发现任何问题，则必须返回 schematic 图设计级别，调试问题并作出改动。下图显示了上述系统的验证波形。另请注意，在复杂系统中，系统的模拟和验证将是一项非常艰巨的工作。
物理版图设计
下一个也是最重要的一步是将系统转换为物理级别的版图。在此级别，使用基本构建块将 schematic 图转换为物理版图。例如，下图显示了上面显示的两个输入与门的版图。我们可以观察到，每个晶体管都被相应的物理版图所取代，而互连被不同的金属层所取代，如金属1、金属2和多晶硅。这似乎是一个有点复杂的过程，因为设计师必须手工制作所有的晶体管和互连。
下图展示了半加器的物理版图，在这里可以观察到随着模块链接在一起，工艺过程变得更加困难。因为我们必须确保所有晶体管放置正确，晶体管不得占用不必要的空间，所有互连都按照原理图设计添加，多层互连用于避免复杂性，并且所有需要的触点都必须能够做一个联合两个不同的层。
4bit 乘法器的整体系统如下图所示。可以观察到，随着系统抽象程度的降低，系统变得更加复杂。
物理设计验证
在进入 FAB 工厂之前，需要对物理布版图行验证。为此，我们需要多种验证技术，包括 (i) 设计规则检查 (DRC design rule check)，其中设计工具检查设计规则中的任何不合理的设计，例如金属间距、触点尺寸等，(ii) 使用版图与 Schematic 图 (LVS Layout vs Schematic) 检查 验证所设计的版图是否与 Schematic 图设计相似，并检查所有连接并验证它们，以及 (iii) 时序和功耗分析用于验证所做的版图是否违反任何时序问题并增加了不必要的延迟，如果存在 任何有问题的设计，都可以通过在需要时添加反相器和缓冲器来消除。时序延迟规划不佳会导致操作频率降低，因此这种时序延迟的验证和校正对任何设计人员都很重要。功率分析显示系统将消耗多少功率，并且它还告诉系统将在什么电压下运行。
芯片生产和最终测试
最后一步是物理版图设计的制作。在工具上设计系统时，所有的库和层信息都由将要制造芯片的代工厂提供。系统设计和验证后，GDS 文件被发送到代工厂进行芯片制造。
最后的测试是在硬件上完成的，我们可以制作一个原型 PCB 来安装芯片，并将所有必要的接口添加到 PCB 上进行测试。对于最终测试，另一个重要步骤是在系统中添加内部测试节点，这对于在实际 PCB 上进行测试时调试系统至关重要。


芯片设计的未来
改变芯片设计行业未来的两个因素是：（i）个位数节点（10纳米以下）技术（ii）设计工具的进步。首先是10纳米以下的硅片，它为数据中心带来了新的高计算芯片，如 CPU 和加速器，这将使我们拥有数以百万计的计算能力。因此，第二个因素必须要支持这一发展。现代工具使设计人员能够克服物理设计过程中的繁琐工作，并为他们提供使用自动设计工具创建芯片的方法，设计人员在更高层次上工作，而工具将更高层次的系统转换为物理层次制造设计。这意味着更快的芯片设计周期。
- end -
往期精选
投资10亿美元，一起开个芯片厂
为了玩游戏跑得快点，王思聪进军半导体？
ASML 朝中国“泼冷水”，小心未来被打脸
有趣+有料
芯光猫带你解读
贴“芯”资讯
▼
继续阅读
阅读原文