「关注行业最新技术和趋势，持续推进芯片架构优化和创新，比如chiplet、RISC-V等技术」这是理想汽车对AI芯片架构师岗位的重点要求之一。
事实上，在后摩尔时代，Chiplet技术也是大算力平台芯片目前最具前景和可实现性的突破性技术路径之一。
Chiplet（也被称为小芯片）将传统的SoC拆分为特定功能的模块化芯片，使得不同功能的模块可以在不同工艺上实现，核心是基于高能效、高速芯片互连技术。
按照计划，理想汽车的芯片自研，首先将瞄准深度学习加速芯片（用于推理&训练）；按照行业的一致判断：Chiplet和异构设计将是下一代智能汽车主控芯片设计的新趋势。
作为模块积木化芯片设计的代表，Chiplet具有成本低、周期短等诸多优点；由于不同功能模块进行独立设计、以及不同工艺的芯粒组合，进一步提升良率的同时，降低因不良率造成的额外制造成本。
与此同时，越来越多的行业参与者正在推动Chiplet技术在汽车行业的落地。
比如，Cadence Design Systems和Arm在近日宣布，将合作提供一个基于Chiplet架构的参考设计和软件开发平台。


这套方案首先将用于智能驾驶应用，基于可扩展的芯片架构和接口互操作性，解决围绕异构集成的芯片设计挑战，并满足更复杂的人工智能和软件算法的需求。
在Cadence看来，基于不同IP提供商的小芯片，Chiplets可以通过使用通用的标准化接口实现多个芯粒的并发设计和组装，从而缩短大芯片的开发周期。
按照两家公司的介绍，这套方案基于不同IP组合，包括NPU、NeuroWeave软件开发工具包以及DSP计算解决方案。同时，基于软件定义汽车的大趋势，用户可以提前开始软件架构设计。
在汽车行业，最新的一个合作落地案例，是英伟达和联发科的合作。后者推出的首款Dimensity座舱芯片，就是基于UCIe标准集成英伟达的GPU芯粒。
两年前，Intel、AMD、ARM、台积电等行业巨头一起发布了新的芯片级别互联标准UCIe，希望解决chiplet行业标准问题。这些企业的大部分，掌控汽车芯片产业链的核心环节。
这些传统巨头的目标是，创建一个开放的生态系统，使不同厂商在不同工艺技术上设计和制造的芯片与先进的封装技术集成在一起可以实现有效协同。
而UCIe标准作为全球市场主要的Chiplet标准之一，定义了芯片间I/O物理层、芯片间协议、软件堆栈等，并利用了PCIe、CXL两种成熟的高速互连标准。
按照本月初AMD的对外官宣，该公司将自研的Infinity Fabric高速互联技术转向UCIe标准，以实现连接的高性能、低延迟和低功耗。
UCIe标准是以英特尔高速连接技术为基础，定义32GT/s的16~64信道物理层、协定堆叠（CXL.io、CXL.mem和CXL.cache）、软件模式和标准性测试程序。
性能方面，UCIe 1.0技术可在常见45微米凸块间距，支持高达1.35TB/s/mm² 带宽密度。理论上，基于UCIe标准，企业可以实现非常多的组合可能，并实现快速产品化。
有行业人士表示，随着UCIe芯片标准的大面积采用，相关测试标准在半导体代工厂之间互认，以及批量生产降低封装成本，Chiplet的应用将变得更加普遍。
此前，有消息称，英伟达正计划为客户设计定制芯片，包括AI加速处理器。这背后，是因为英伟达现有芯片更多是通用处理器，而不同客户具备自己的特定需求。
按照Cadence的说法，Chiplet是适应软件定义汽车的最佳途径。不同车企在不同模块的功能定义、软件算法等方面，都有自己的特殊之处。而现有的通用SoC限制了创新天花板。
而Chiplet生态的不断成熟，对于汽车制造商涉足自研芯片，无非是重大利好。「汽车制造商已经意识到，为了掌控自己的命运，他们必须对核心芯片具备自主可控能力。」
但现有追求先进工艺的芯片设计模式，对于车企来说，一方面，成本高昂，大几千万甚至数亿美元的投入；另一方面，由于地缘政治的不确定性，也难以保证后续芯片代工的持续性。
相比而言，Chiplet技术可以帮助车企针对特定功能（比如，自己的强项）进行特定优化，而不需要为其他不必要的IP买单。
而作为全球汽车行业主要的IP供应商，ARM公司也推出了类似UCIe的高级微控制器总线架构(AMBA)，允许用户使用任何处理器架构。目前，全球三大EDA工具（Cadence、西门子和新思科技）都已经支持这套标准来设计Chiplet架构。
此外，按照imec的说法，Chiplet的另一个重大优势在于，可以满足车企实现从L2到L4的智能驾驶算力灵活配置需求。而在现有市场供应层面，车企往往需要选择数家不同的SoC计算平台。
这意味着，在目前状态下，车企需要根据不同SoC进行算法的适配；比如，之前的算法基于英伟达平台，如果转向高通平台，就必须投入资金进行算法的迁移。
而一旦基于Chiplet架构设计芯片，车企就可以实现从几十TOPS到数千TOPS的芯片定制，关键是软件可重用，这有助于降低隐性开发成本。
“为了提高封装效率和降低功耗，Chiplet技术提供了一条解决途径。”博世高级副总裁Michael Schaffert表示，车企从供应链安全、方案差异化等角度来看，的确需要不同的SoC方案。
不过，他强调，由于车企对于芯片的选型通常会提前新车上市2-3年时间，这意味着，即便今年有成熟的Chiplet方案推出，真正在汽车行业大规模交付还要等到2026年之后。
比如，理想汽车刚刚宣布将在下一代车型搭载NVIDIA DRIVE Thor集中式车载计算平台（从常规采购来看，至少是3年左右的生命周期）。这意味着，即便自研Chiplet芯片从推出到上车，还需要数年时间。
此外，软件算法的迁移（从现有的SoC到Chiplet架构），也需要时间。这也是为什么Cadence和Arm在今年推出适用于Chiplet的参考设计和软件开发平台。
而在今年初，12家日本汽车制造商（包括丰田、日产、本田等）、零部件制造商和半导体公司组成了先进汽车芯片研发联盟，重点是利用Chiplet（小芯片）技术开发下一代汽车SoC。
该联盟表示，Chiplet技术的优势包括效率高、适应多种功能、提高生产过程中的良率、能够及时满足汽车制造商的性能和功能要求。
目前，有消息称，瑞萨的全新第五代R-Car X5高性能芯片，就是基于Chiplet架构设计，首次允许汽车制造商将自研AI加速器与第三方合作伙伴的IP混合匹配。
此外，在今年初的2024CES展上，英特尔公司也正式宣布，重新在汽车行业发力，其中就包括CPU+NPU+GPU的异构架构，并支持第三方小芯片集成到SoC。
为此，英特尔还宣布将与imec合作，以确保Chiplet封装技术满足车规级的严格质量和可靠性要求。尤其是汽车智能化的需求不断释放，未来异构集成（比如，X86、Arm和RISC-V同时并存）的模式，或许会成为市场主流。
“单一域控制器内部的标准计算能力，将无法处理未来ADAS、通信和娱乐功能带来的工作负载，尤其是不断OTA带来的挑战。”在imec公司看来，Chiplet带来的最大效应就是降本增效。
继续阅读
阅读原文