RISC-V（发音为“RISC five”）的目标是成为一款通用的指令集架构（Instruction Set Architecture，ISA）：
• 它要适合设计各种规模的处理器，包括从最小的嵌入式控制器到最快的高性能计算机。
• 它要兼容各种流行的软件栈和编程语言。
• 它要适用于所有实现技术，包括 FPGA（Field-Programmable Gate Array，现场可编程逻辑门阵列）、ASIC（Application-Specific Integrated Circuit，专用集成电路）、全定制芯片，甚至未来的制造元件技术。
• 它能用于高效实现所有微体系结构，包括微程序或硬连线控制，顺序、解耦或乱序流水线，单发射或超标量等。
• 它要支持高度定制化，成为定制加速器的基础，以应对摩尔定律的放缓。
• 它要稳定，基础 ISA 不会改变。更重要的是，它不能像以往的公司专有 ISA 那样消亡，包括 AMD 的 Am29000、Digital 的 Alpha 和 VAX、Hewlett Packard1 的 PARISC、Intel 的 i860 和 i960、Motorola 的 88000，以及Zilog 的 Z8000。
RISC-V 是一款与众不同的 ISA，不仅因为它年轻（它诞生于 2010 年，而其他 ISA 大多诞生于 20 世纪 70 年代或 80年代），而且因为它开放。与过去几乎所有的架构不同，其未来不受任何一家公司的兴衰或心血来潮的决策所影响（过去许多 ISA 因此消亡）。相反，RISC-V 属于一个开放的、非营利性质的基金会。RISC-V 国际基金会的目标是维护 RISC-V 的稳定性，仅出于技术原因而缓慢谨慎地改进 RISC-V，并推动RISC-V 在硬件中流行起来，犹如 Linux 在操作系统中流行一般。图 1.1 列出了 RISC-V 国际基金会最大的企业会员，展示了 RISC-V 的繁荣。
模块化ISA和增量型ISA
Intel 曾将其未来押在高端微处理器上，但这还需要很多年时间。为与 Zilog 公司抗衡，Intel 开发了一款名为8086 的过渡产品。它本该朝生暮死，无任何后续产品，但事实并非如此。高端处理器姗姗来迟，等它最终面世时，性能却不如人意。因此，8086 架构得以延续——它演化为 32 位处理器，最终又演化为 64 位。其名称不断更替（80186、80286、i386、i486、Pentium），但底层指令集丝毫未减。                                                                                               ——Stephen P. Morse，8086 架构师 （Morse, 2017）
计算机体系结构的传统发展方式是增量型 ISA，这意味着新处理器不仅需要实现新的 ISA 扩展，还必须实现过去的所有扩展。其目的是保持向过去的二进制兼容性，使数十年前的二进制程序仍可在最新处理器上正确运行。出于市场营销的目的，新一代处理器的发布通常伴随着新指令的发布。这两点需求共同导致 ISA 的指令数量随时间流逝而大幅增长。图 1.2 展示了当今主流 ISA x86 的指令数量增长过程。x86 的历史可追溯到 1978 年，在漫长的生命周期中，它每个月大约增加 3 条指令。
x86 在 1978 年诞生时有 80 条指令，2015 年增长到 1 338 条，翻了 16 倍，并且仍在增长。但图中数据仍偏保守。一篇 2015 年的 Intel 博客指出，统计结果为 3600条指令 （Rodgers et al. 2017）。按这个数据，在 1978 年到 2015 年期间，x86 指令平均每 4 天增长 1 条。我们统计的是汇编语言指令，他们统计的也许是机器语言指令。增长的主要原因是 x86 ISA 通过 SIMD 指令实现数据级并行。
这种约定意味着 x86-32（我们用它表示 32 位地址版本的x86）的每款处理器都必须实现过去扩展的错误设计，即便它们已无意义。例如，图 1.3 列出了 x86 的 aaa（ASCII Adjustafter Addition）指令，该指令早已失去用处。
它以二进制编码十进制数（Binary Coded Decimal，BCD）的形式进行算术运算，但它已化为信息技术的历史尘埃。x86 还有 3 条类似的指令，分别用于减法（aas）、乘法（aam）和除法（aad）。它们都是单字节指令，因此一共占用宝贵操作码空间的 1.6%（4/256）。
打个比方，假设一家餐馆只提供价格固定的套餐，最开始只有汉堡加奶昔的小餐。随着时间的推移，套餐中加入了薯条，然后是冰淇淋圣代，还有沙拉、馅饼、葡萄酒、素食意大利面、牛排、啤酒，无穷无尽，最后变成饕餮盛宴。食客能在这家餐馆找到他们过去吃过的任何一种食物（尽管这样没什么意义）。然而，这对食客来说是一个坏消息，他们每次的餐费将随盛宴加量而不断上涨。
除年轻和开放之外，RISC-V 还是模块化的，这与过去几乎所有 ISA 都不同。其核心是一个名为 RV32I 的基础 ISA，可运行完整的软件栈。RV32I 已冻结，永不改变，这为编译器开发者、操作系统开发者和汇编语言程序员提供了稳定的指令目标。模块化特性源于可选的标准扩展，硬件可根据应用程序的需求决定是否包含它们。利用这种模块化特性能设计出面积小、能耗低的 RISC-V 处理器，这对于嵌入式应用至关重要。RISC-V 编译器得知当前硬件包含哪些扩展后，便可为该硬件生成最优代码。一般约定将扩展对应的字母加到指令集名称之后，以指示包含哪些扩展。例如，RV32IMFD 在必选基础指令集（RV32I）上添加了乘法（RV32M）、单精度浮点（RV32F）和双精度浮点（RV32D）扩展。如果软件使用了一条未实现的可选 RISC-V 扩展指令，硬件将发生自陷，并在软件层执行该指令的功能。此特性属于标准库的一部分。
继续用我们刚才的比方，RISC-V 提供的是一份菜单，而不是一顿应有尽有的自助餐。主厨只需烹饪食客需要的食物，而不是每次都烹饪一顿大餐，食客也只需为他们点单的食物付费。RISC-V 无须仅为市场营销的热闹而添加新指令。RISC-V国际基金会决定何时往菜单中添加新的选择，经过由软硬件专家组成的委员会公开讨论后，他们才会出于必要的技术原因添加指令。即使这些新的选择出现在菜单上，它们仍是可选的，不像增量型 ISA 那样成为未来所有实现的必要组成部分。
↑限时优惠↑
RISC-V 自 2010 年诞生以来迅速发展并普及。我们认为一本精巧的程序员指南将有助于推动它的发展，还能让初学者理解 RISC-V 指令集具有吸引力的原因，并了解它与传统指令集架构（ISA）的不同之处。
本书受到其他指令集架构书籍的启发，但由于 RISC-V 自身非常简洁，我们希望能写得比 500 多页的优秀书籍（如 See MIPS Run）更精巧。我们把篇幅控制在这些优秀书籍的 1/3，至少在这个意义上我们成功了。实际上，书中前 10 章介绍了模块化RISC-V 指令集的每个组成部分，总共只用了 136 页，尽管平均每页插入了一张图片（共 97 张）。
阐释指令集设计原则后，我们展示了 RISC-V 架构师如何从过去 40 年的指令集中吸取经验教训，取其精华，去其糟粕。要评价一款 ISA，既要究其所取，也要究其所舍。
随后，我们通过一系列章节介绍这个模块化架构的每个组成部分。每章都包含一个 RISC-V 汇编语言程序，以展示该章所述指令的用法，从而帮助汇编语言程序员学习 RISC-V 代码。有时，我们还会用 ARM、MIPS 和 x86 列出同一个程序的代码，从而突出 RISC-V 的简洁性，以及在成本、功耗、性能之间权衡的优势。
为提升本书的趣味性，我们在页边加入约 50 段花絮，用于介绍关于正文内容的有趣评论。我们还充分利用页边的空间，在页边加入约 110 张图片，用于强调好的 ISA设计示例。最后，我们为愿意钻研的读者在全书中加入约 30 段补充说明。如果你对某个主题感兴趣，可以深入研读这些可选部分。略过此部分不会影响你对书中其他内容的理解，所以，如果你不感兴趣，则可以放心跳过它们。我们为计算机体系结构爱好者援引约 30 篇论文和书籍，它们能够开阔你的视野。在编写本书的过程中，我们也从中获益匪浅！
限时优惠，快快抢购吧！
继续阅读
阅读原文