建议收藏:芯片设计全流程概述
![](http://static.careerengine.us/api/aov2/https%3A_%7C__%7C_mmbiz.qpic.cn_%7C_mmbiz_jpg_%7C_xeibenB7y6V0XEmmKkCFgSj7JdMJsnSBm8oecPpG8XVXxP87RFlkZNia9KicDW5JEsWugmNoxBk8o393ZfK3SY1CA_%7C_0%3Fwx_fmt%3Djpeg.jpg)
点击文章底部“阅读原文”,免费观看IC设计各岗位精选课程!
芯片设计分为前端设计和后端设计,前端设计(也称逻辑设计)和后端设计(也称物理设计)并没有统一严格的界限,涉及到与工艺有关的设计就是后端设计。
1、规格制定
2、详细设计
3、HDL编码
4、仿真验证
5、逻辑综合――Design Compiler
6、STA
7、形式验证
芯片规格,也就像功能列表一样,是客户向芯片设计公司(称为Fabless,无晶圆设计公司)提出的设计要求,包括芯片需要达到的具体功能和性能方面的要求。
2、详细设计
Fabless根据客户提出的规格要求,拿出设计解决方案和具体实现架构,划分模块功能。
3、HDL编码
使用硬件描述语言(VHDL,Verilog HDL,业界公司一般都是使用后者)将模块功能以代码来描述实现,也就是将实际的硬件电路功能通过HDL语言描述出来,形成RTL(寄存器传输级)代码。
4、仿真验证
仿真验证就是检验编码设计的正确性,检验的标准就是第一步制定的规格。看设计是否精确地满足了规格中的所有要求 。规格是设计正确与否的黄金标准,一切违反,不符合规格要求的,就需要重新修改设计和编码。设计和仿真验证是反复迭代的过程,直到验证结果显示完全符合规格标准。
仿真验证工具Synopsys的
VCS,还有Cadence的
NC-Verilog。
5、逻辑综合――Design Compiler
仿真验证通过,进行逻辑综合。逻辑综合的结果就是把设计实现的HDL代码翻译成门级网表netlist。综合需要设定约束条件,就是你希望综合出来的电路在面积,时序等目标参数上达到的标准。 逻辑综合需要基于特定的综合库,不同的库中,门电路基本标准单元(standard cell)的面积,时序参数是不一样的。所以,选用的综合库不一样,综合出来的电路在时序,面积上是有差异的。一般来说,综合完成后需要再次做仿真验证(这个也称为后仿真,之前的称为前仿真)。
逻辑综合工具Synopsys的
Design Compiler。
6、STA
Static Timing Analysis(STA),静态时序分析,这也属于验证范畴,它主要是 在时序上对电路进行验证,检查电路是否存在建立时间(setup time)和保持时间(hold time)的违例(violation)。这个是数字电路基础知识,一个寄存器出现这两个时序违例时,是没有办法正确采样数据和输出数据的,所以以寄存器为基础的数字芯片功能肯定会出现问题。
STA工具有Synopsys的
Prime Time。
7、形式验证
这也是验证范畴,它是从功能上(STA是时序上)对综合后的网表进行验证。 常用的就是等价性检查方法,以功能验证后的HDL设计为参考,对比综合后的网表功能,他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先HDL描述的电路功能。
形式验证工具有Synopsys的
Formality。
从设计程度上来讲,前端设计的结果就是得到了芯片的门级网表电路。
Backend design flow :
1、DFT
Design For Test,可测性设计。芯片内部往往都自带测试电路,DFT的目的就是在设计的时候就考虑将来的测试。DFT的常见方法就是,在设计中插入扫描链,将非扫描单元(如寄存器)变为扫描单元。关于DFT,有些书上有详细介绍,对照图片就好理解一点。
DFT工具Synopsys的DFT Compiler
2、布局规划(FloorPlan)
布局规划就是 放置芯片的宏单元模块,在总体上确定各种功能电路的摆放位置,如IP模块,RAM,I/O引脚等等。布局规划能直接影响芯片最终的面积。
工具为Synopsys的Astro
3、CTS
Clock Tree Synthesis, 时钟树综合,简单点说就是时钟的布线。 由于时钟信号在数字芯片的全局指挥作用,它的分布应该是对称式的连到各个寄存器单元,从而使时钟从同一个时钟源到达各个寄存器时,时钟延迟差异最小。这也是为什么时钟信号需要单独布线的原因。
CTS工具有Synopsys的
Physical Compiler。4、布线(Place & Route)
这里的布线就是 普通信号布线了,包括各种标准单元(基本逻辑门电路)之间的走线。比如我们平常听到的0.13um工艺,或者说90nm工艺,实际上就是这里金属布线可以达到的最小宽度,从微观上看就是MOS管的沟道长度。
工具有Synopsys的
Astro。
5、寄生参数提取
由于导线本身存在的电阻,相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声,串扰和反射。这些效应会产生信号完整性问题,导致信号电压波动和变化,如果严重就会导致信号失真错误。 提取寄生参数进行再次的分析验证,分析信号完整性问题是非常重要的。
工具Synopsys的
Star-RCXT。
6、版图物理验证
对完成布线的物理版图进行功能和时序上的验证,验证项目很多,如LVS(Layout Vs Schematic)验证,简单说,就是版图与逻辑综合后的门级电路图的对比验证;DRC(Design Rule Checking):设计规则检查,检查连线间距,连线宽度等是否满足工艺要求, ERC(Electrical Rule Checking):电气规则检查,检查短路和开路等电气 规则违例;等等。
工具为Synopsys的
Hercules。
实际的后端流程还包括电路功耗分析,以及随着制造工艺不断进步产生的DFM(可制造性设计)问题,在此不赘述了。
物理版图验证完成也就是整个芯片设计阶段完成,下面的就是芯片制造了。物理版图以GDS II的文件格式交给芯片代工厂(称为Foundry)在晶圆硅片上做出实际的电路,再进行封装和测试,就得到了我们实际看见的芯片。
许多同学都想进入该行业,可对IC设计的各个岗位都不是很了解,怎么办?
不同方向的工作内容、招聘要求、发展前景等都是不一样的,一旦选定一个方向,后期再转岗也相对比较麻烦。那怎么在一开始就确定好就业方向呢?
数字前端(点击查看详细介绍)
6个月理论+实训,每周上课3~4天(20:30~22:30),3位老师全方位教学服务,报名签署就业协议,提供终身人力资源服务。
6个月理论+实训,每周上课3~4天(20:30~22:30),3位老师全方位教学服务,报名签署就业协议,提供终身人力资源服务。
6个月理论+实训,每周上课3~4天(20:30~22:30),3位老师全方位教学服务,报名签署就业协议,提供终身人力资源服务。
模拟设计 (点击查看详细介绍)
6个月理论+实训,每周上课3~4天(20:30~22:30),3位老师全方位教学服务,报名签署就业协议,提供终身人力资源服务。
模拟版图 (点击查看详细介绍)
4个月理论+实训,每周上课3~4天(20:30~22:30),3位老师全方位教学服务,报名签署就业协议,提供终身人力资源服务。
大致了解了岗位内容,有意进入目标岗位该做哪些准备呢?大同学吧 精选5大IC设计岗就业班课程,免费试听!深入了解IC设计,助你明确职业选择!
扫码添加蛙哥微信
回复“IC”领取各方向试听课
获取渠道专属2000元优惠券
理工科硕士及以上学历
或本科及以上电子类专业的同学
数字IC设计岗需要的全面专业技能
企业级流片项目经验
20:30~22:30
(每周3~4天)
1、项目启动会议
2、分解项目
3、成立各个小组
4、早例会
5、项目周会
6、难点攻关小组
7、各个环节的review
8、checklist
9、流片
授课老师:15年+大厂工作经验,定时授课
助教老师:随时答疑
教学管理老师:监督学习状况
简历打磨
15+技术大咖模拟面试
合作企业就业推荐
职业规划指导
提供终身人力资源服务
报名就签就业协议
结业后3个月内不就业
全额退款!
全额退款!
全额退款!
扫码添加蛙哥微信
回复“IC”领取各方向试听课
领取渠道专属2000元优惠券
推荐阅读:
部分资料来源:CSDN
如有侵权请联系授权或删除
最新评论
推荐文章
作者最新文章
你可能感兴趣的文章
Copyright Disclaimer: The copyright of contents (including texts, images, videos and audios) posted above belong to the User who shared or the third-party website which the User shared from. If you found your copyright have been infringed, please send a DMCA takedown notice to [email protected]. For more detail of the source, please click on the button "Read Original Post" below. For other communications, please send to [email protected].
版权声明:以上内容为用户推荐收藏至CareerEngine平台,其内容(含文字、图片、视频、音频等)及知识版权均属用户或用户转发自的第三方网站,如涉嫌侵权,请通知[email protected]进行信息删除。如需查看信息来源,请点击“查看原文”。如需洽谈其它事宜,请联系[email protected]。
版权声明:以上内容为用户推荐收藏至CareerEngine平台,其内容(含文字、图片、视频、音频等)及知识版权均属用户或用户转发自的第三方网站,如涉嫌侵权,请通知[email protected]进行信息删除。如需查看信息来源,请点击“查看原文”。如需洽谈其它事宜,请联系[email protected]。