三大晶圆厂竞逐新型晶体管

来源：本文内容来自protocol，谢谢。

一场十年一次的变革正在进行，涉及的是计算机芯片最基本的组成部分之一，它有可能在未来几年重新洗牌芯片巨头的排名。

英特尔(Intel)、三星(Samsung)和台积电(TSMC)正竞相实现晶体管技术的代际跨越。为了实现任何接近元宇宙背后的想法所要求的计算需求，为了产生不是笑话的人工智能，为了制造真正的自动驾驶汽车，甚至为了让应用程序加载更快，必须实现这一飞跃。

这种新一代设计被称为“gate-all-around（GAA）”。使用新的材料，重新设计的制造工具，每一个都要花费数千万美元，新的gate完成了一件事:它们更严格地控制每个晶体管接收的电流。现代芯片在一个设备上可以有超过300亿个晶体管，在某些情况下甚至可以达到数百亿个。Gartner预计，到2025年，芯片制造商将从这项新技术中获得约50亿美元的收入，而去年这一数字为零。

芯片公司必须每年提供更多的计算能力，才能实现科技巨头们所承诺的未来。要做到这一点，需要使用地球上最复杂、最昂贵的制造设备，还需要开发更有创意的方法来改善芯片结构的基本方面。这意味着将原子大小的特征变得更小。这个过程大致被称为摩尔定律(Moore 's law)，它让芯片行业蓬勃发展了半个世纪，但现在变得越来越难。

应用材料副总裁Kevin Moraes说:“我们的收缩速度肯定在大幅放缓。”

芯片制造商通过结合先进的工具来提高大批量生产和性能，比如极紫外光刻机和帮助在每块硅上挤压更多特性的技术。通常情况下，制造商将技术和技术的改进作为使用越来越小的纳米数的过程节点。

但另一种解决日益困难的问题的方法是进一步完善每个芯片的基本组成部分:晶体管。

“制程节点只是衡量进展的一个指标，”J.Gold Associates首席分析师杰克•戈尔德(Jack Gold)表示。“我认为更重要的是晶体管本身的设计，而不仅仅是过程节点。为此，英特尔和其他公司一直在推进晶体管的设计，尤其是gate的设计方式。”

更好的gate，更快的芯片

“gate”是每个晶体管上控制晶体管是否接收电力的微小部分——有点像用脚踩在花园水管上打开或关闭水——以表示组成数据位的0和1。但是，gate就像软管一样，可能是不完美的，即使采用最先进的设计，也会有一些电流漏电。

FeibusTech分析师Mike Feibus说:“当你开始把东西做得更小的时候，你会发现小元件的一些电气特性不如大元件时的性能好。”“有一个经验法则，你的体积越小，电流泄漏越多，这就意味着更多的热量。”

因为芯片制造商知道一些电能会逃避gate，继续缩小功能以达到新设计预期的功耗和性能变得越来越困难。为了制造更高效、产生更少能量的gate和晶体管，芯片制造商花费数十亿美元发明下一个更好的开发方法。

MLCommons执行董事David Kanter表示:“基于gate的全功能设计将比(现有)设计具有更好的性能和效率，可能会改变许多高性能产品的竞争地位。”

用材料包围晶体管的四个部分，而不是现在的三面设计，可以使gate更好地调节电流。在芯片的原子尺度上，更好地控制电流给设计师提供了新的选择:最重要的是，使它们更小。

更小的晶体管允许设计师将更多的晶体管压缩到一个芯片上，而增加更多这样的微小功能大致意味着芯片运算能力的提高。

Feibus说:“有了更好的热和功率特性，这意味着你可以在其他条件相同的情况下，提高电源的功率，你将拥有更高的时钟速率，而且你不需要为高性能设计提供奇异的冷却，这样就可以降低成本。”

将新一代gate技术成功应用于大批量生产的制造商，将能够制造出以目前工艺技术无法实现的计算能力飞跃的芯片。

跑的最快的

三家最大的芯片制造商都在努力研究如何利用这项前景广阔的技术。这个问题并不是生产一批具有新功能的芯片;它正在生产数十万甚至数百万个芯片，其规模足以满足最先进技术的需求。

三星(Samsung)或许有优势。该公司高管之一金南·金(Kinam Kim)在近20年前与人合著了一篇有关这种新gate技术的早期技术论文。该公司是最早承诺生产下一代gate的公司之一，并讨论了在2017年实现这一技术的路径。今年4月，三星表示，该公司有望在今年用新处理器大量生产芯片。

然而，我们有理由对其进展持怀疑态度。Gartner芯片分析师高拉夫•古普塔(Gaurav Gupta)表示，此前有大量报道称，三星在确保其最新的制造工艺能够生产足够数量的工作芯片方面存在问题，并数次推迟了新gate的计划发布日期。三星没有回复记者的置评请求。

因此，即使苹果公司在某些芯片上推出了新设计，对于要求可靠性的大客户来说，这可能不是一个可行的选择——例如，新iPhone的发布推迟6个月将对苹果的业务造成灾难性的影响。

Gupta说:“三星一直在说，他们将是第一个在3纳米范围内实现全能的公司。”他说:“他们一直在推动，接下来六个月，再六个月，再六个月。他们现在说，他们希望在今年年底之前完成。”

英特尔表示，其目前的计划是在2024年面向大批量客户推出这项技术。人们也有理由对英特尔的努力表示怀疑;该公司在过去几代的生产改进上经历了多年的拖延。它也是最后一个采用EUV光刻技术的公司，该技术被广泛认为是未来改进的必要技术。英特尔发言人表示，该公司仍在朝着路线图目标前进。

但英特尔是第一家成功地用当前这一代gate大批量生产芯片的公司，这表明它拥有再次做到这一点的技术机构知识。在首席执行官帕特•盖尔辛格的领导下，公司的发展方向比在他之前的混乱岁月要清晰得多。尽管如此，英特尔仍有很多事情需要证明，而盖尔辛格计划的一部分包括Gupta所称的“非常激进”的战略，以重新夺回其制造业领导地位。

就目前的情况来看，台积电将是最后一个采用新栅技术的主要制造商。高管们守口如瓶，该公司没有回应置评请求，但台积电披露，计划在2025年的某个时候推出这款产品。熟悉台积电业务的人士表示，总体而言，台积电是一家经营保守的企业，如果可能的话，它倾向于规避风险，采用一种新的、未经验证的新gate技术是一个很大的风险。

但与竞争对手相比，新市场对台积电的影响可能要小一些。它的大多数客户都购买智能手机芯片，该公司已经证明，它可以用英特尔(Intel)和三星(Samsung)难以部署的EUV工具来制造这些芯片。因此，台积电可能暂时可以使用其他技术，以使其硅材料的性能更佳，直到它能推出新的闸机设计。

Gupta说:“关键是，这一切都与动力和性能有关，在代工业务的先进节点上，90%以上的客户都是台积电的客户。”他补充称，如果台积电使用现有gate技术的制造优于三星，那么台积电就不会失去客户。

对于芯片设计师来说，坚持使用当前这一代晶体管也有其优势。新的gate要求芯片设计的某些方面被废弃，行业分析人士说，制造带有新gate的芯片的道路很容易超过两到三年。因此，如果像高通(Qualcomm)、AMD或英伟达(Nvidia)这样的芯片制造商押注今年能够推出新一代芯片，而这种情况没有发生，它们可能会受到严重伤害。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3053内容，欢迎关注。