新智元报道  

来源：techxplore
编辑：LRS
【新智元导读】随着计算机技术的发展，受到冯诺依曼架构的制约，计算机的性能似乎已经到达「冯诺依曼瓶颈」，但最近一篇Nature论文发现了一种全新的77原子的分子材料，决策速度特别快，并且还有省电、体积小的优点，看来22世纪果然属于生化环材！
随着计算机的不断发展，摩尔定律似乎已经失去了作用，工艺的升级逐渐需要越来越长的时间，但其中计算机存储架构的瓶颈也限制着性能的发展。
冯诺依曼架构将计算机的运行过程和存储过程分开，指令和数据均放置于存储器（运行内存，RAM）中，为计算机的通用性奠定了基础。
冯·诺依曼架构为计算机大提速铺平了道路，却也埋下了一个隐患：在内存容量指数级提升以后，CPU 和内存之间的数据传输带宽成为了瓶颈。
内存速度相比CPU特别慢，内存存取一次数据，CPU已经等待了数百个时间周期，性能无形中被拖慢了几百倍，如果架构不改，CPU的性能越强，就会产生更多的浪费。
最近可能迎来了一个好消息，爱尔兰利默里克大学的一个国际科学家小组发现了一种新的分子，也许能够显著提高计算机的运行决策能力，论文目前已经发表在Nature上了。
众所周知，人类在逻辑推理方面的能力要远远超过计算机所能达到的地步，主要是由于新皮质层神经元之间丰富的树状突触（dendritic-synaptic）连接嵌入了复杂的逻辑结构，使复杂的决策能力远远超过任何人工电子原件的模拟，并且物理上的复杂性也远远超出了现有的电路制造技术。
此外，大脑中的网络是可动态重构的，它提供了灵活性和适应环境变化的能力，相比之下，最先进的半导体逻辑电路是基于阈值开关，使用导线（hard-wired）方式来执行预定义的逻辑功能。
为了提高逻辑电路的性能，需要将复杂的逻辑表示为纳米尺度的材料性质，对电子电路的基本元件进行了重新设计。
基于大脑的灵感，该团队的Bernal研究所发现了一个由77个原子组成的简单分子提供了一个新的基本电子电路元件，其中复杂的逻辑被编码在纳米材料特性中。
以大脑为灵感，通过优化由分子生长出来的软晶体的电学性质，能够创造一种新型的计算结构。
研究人员在五个不同的分子氧化还原状态的金属-有机复合体（metal-organic complex）中使用电压驱动的条件逻辑相互连接的嵌入到多个决策树中(由多个 if-then-else 条件语句组成)，在一个忆阻器memristor中能够包含71个节点。
这种分子忆阻器的电流-电压特性表现为在一个扫描周期内两个电导层之间的八个循环和历史相关的非易失性开关跃迁。忆阻器中存储电阻 memory resistor 是一种全局无源电阻开关电路元件，与电容器、电感器和电阻器组在公理上互补(axiomatically complements)。
这种分子利用其金属-有机键的天然不对称性，在不同状态之间进行干净利落的切换，从而使它能够进行超快速的决策。
这些金属有机分子是由加尔各答的印度科学普及协会的合作者合成的，在新加坡国立大学制成薄膜，在新加坡、科罗拉多的惠普人工智能研究实验室和德州农工大学进行电路元件测试。
利用原位拉曼光谱学(situ Raman spectroscopy)能够测定各种分子的氧化还原态，并通过量子化学计算证实了它们的一致性，从而揭示了电子传递机制。
通过利用这些方法构造的简单电路，能够在实验上演示多变量决策树中的动态可重构、可交换和非交换状态逻辑，这些决策树可以在一个时间步中执行，可以作为局部智能(local intelligence)应用于边缘计算。新的电路元件可以提供更小、更快、更节能的计算机，这正是边缘计算、物联网和人工智能应用所需要的。
这种全新的电路可以消除「冯 · 诺依曼瓶颈」，新的分子电路意味着计算机处理单元不再需要为每次操作提取数据，极大节省了时间和能源成本。
除了这种「硬核」的方法外，目前也有一些硬件设置是专门对付冯诺依曼瓶颈的，例如：
1、在CPU和内存之间增加缓存，但缓存的造价太高昂，通常容量不高，根据速度和价格之间的衡量，在CPU和内存之间设计了多级缓存，速度越快、越贵的缓存容量越小；
2、找到一种新的架构方式，为数据和指令提供单独的缓存或单独的访问路径，例如Modified Harvard Architecture，目前现代主流计算机使用的都是Modified Harvard Architecture，即指令和数据共享同一个 address space，但缓存是分开的。可以说是两种架构的一种折中。
在CPU内的缓存中，还是会区分指令缓存和数据缓存，最终执行的时候，指令和数据是从两个不同的地方出来的。可以理解为在CPU外部，采用的是冯诺依曼模型，而在CPU内部用的是哈佛结构。
经典Harvard Architecture不区分指令和数据，所以有个致命的弱点在动态加载程序上面，如果从外存中读取一段程序然后加载到RAM，这个程序是在数据内存当中的，所以需要一种机制将数据内存再传输到程序内存当中去，这反而增加了设备复杂度。
3、使用分支预测（branch predictor）的算法和逻辑
分支预测器是一种数字电路，在分支指令执行结束之前猜测哪一路分支将会被运行，以提高处理器的指令流水线的性能。
参考资料：
https://techxplore.com/news/2021-09-brain-inspired-architecture.html
继续阅读
阅读原文
关键词
数据
缓存
内存
性能
计算机