本文由北美工程师求职顾问原创
未经许可,请勿转载
如果你想知道
   1 如何利用你以前做过的Project更好的跟面试官交流。
   2 你将要经历面试和以后的工作到底有什么关系。
   3 如何更好的修改你的简历
   4 不知道到底那些课对以后的帮助更大
背景介绍:
Zach老师于2014年7月从北京工业大学毕业,微电子专业。之后在UC Berkeley取得了EECE的master学位。 现在老师在Intel Corporation担任Digital Design Engineer的职位, 主要负责处理芯片版图设计。
1关于简历
“刚到美国的时候,虽然也是拿到了2-3个phone interview还有一个onsite,但是其是简历并没有那么突出。 注意细节,尤其是当engineer的。一些typo虽然看起来很小,但是在别人眼里就说明你做事不严谨。注意用词。与其用些浮夸的词汇,不如用简单而且专业的词汇。这个可以参考IEEE上面的用词。毕竟都是EE的人。 或者是可以加上单位等。 谓语还有动词也可以多变化变化。 “
除了列出做过的project, 老师的简历里面还包括了:
1. gpa(高于3.5)
2. objective
3. honor
2Project篇
  • Barrel Shifter
本科的时候学校和别的公司一起做的一个Barrel Shifter, 例出了一些这个project里面的主要点,还有一些在上课的时候做的project,但是在最后的版本里面都删掉了。
  • RISC CPU design:
这个project,Zach老师主要做的是逻辑层面的,也就是EE里面的前端设计。在学校里的时候,我们接触的逻辑设计比较多,后来在工作的时候接触到的layout方面的设计的更多。
  • 25 nm n channel mosfet
这个算的比较多,比如说浓度,电流。 所以更多的是偏向于在大学期间学的微电子的内容。
3在校课程重不重要
最有用的课是一个叫做:  集中电路与分析设计
同时国内的实验课,电子设计,embeded system也都很重要。
4Intel面试揭秘
关于intel的工作
做的主要是server design。主要都用到了advance digital design里面的知识点。 但是有很多学校没有教过的东西,比如说timing的解决方法, 整个layout,power, 怎么把一个模板组装到另外一个大的模板里面。 这些都统称为后端设计。
关于Intel的面试
面了两个组,完全不一样的。
第一组:
地点:Oregon
工作主要内容:生产已经设计好的芯片
面试方式:phone
面试内容:问得比较杂,浅,包含物理,mosfat,半导体, radio, transmitter line, 传输线的特征,coefficient, analog design, op amp,问了20-30分钟, 然后又问了20分钟的技术问题。
第二组:
地点:加州
工作主要内容: 设计以及生产芯片
面试方式: phone + onsite, 拿到offer
面试内容:问了layout design的问题,几乎都是后端。 跟现在工作的内容有很大的关系,比如说有timing的问题之后应该怎么改。 在RTL层面该怎么修该(Register-transfer level),gate level该怎么修,layout层面上应该怎么修。如果都修完了还是有问题,那么什么能修,什么不能。在本科时候的集成电路与分析很重要。
Onsite:
第一个人:问了编脚本的问题,但是因为没有编过,所以用别的方法解决了问题。
第二个人: 问了 sequence  latches之类的问题,也问到了shifter。
第三个人:问到了verilog的问题,编一个verilog。
第四个人:是最后的大boss,一路从C问到最近刚学完的东西。但是在timing的问题上花的时间还是最长的。
5拿下面试的必杀技
最难的就是应该如何调整好时间。 要同时保证有足够的时间准备面试问题,还有不断更新自己的简历。
6Zach老师适不适合你?
很适合EE的学生,因为老师对analog和digital都有一些经验,在这两个里面摇摆不定决定不了的学生。 也很适合希望把自己的简历改的更好的学生,还有需要帮助准备面试的学生
导师对于学生秉着因人受教的原则,
如果你也想直接联系文中主人公,
请加小助手,回复“Zach导师” 
往期导师访谈精选:
软件工程师
数据工程师
Tesla | Oracle | Twitter | eBay
机械工程师
硬件工程师
其他专业
继续阅读